Observatorio de I+D+i UPM

Memorias de investigación
Thesis:
Resistive RAM: simulation and modeling for reliable design
Year:2017
Research Areas
  • Nanoelectronics,
  • Electronic circuits,
  • Microelectronic design,
  • Design of mixed integrate circuits
Information
Abstract
Las tecnologías emergentes de resistencia variable o resistencia-commutativa, Resistive-Switching (RS) technologies, están consideradas como una de las alternativas más prometedoras para el futuro de aplicaciones electrónicas de almacenamiento y sistemas de computación. Esta tesis se centra en el modelado, simulación y caracterización del memristor, así como de circuitos fabricados usando estas tecnologías y que luego son empleados para el diseño de aplicaciones fiables. Analizando la problemática desde tres perspectivas diferentes ?nivel de dispositivo, circuito y sistema?, presentamos solución a cuestiones que comprometerían las prestaciones del circuito y su correcto funcionamiento. A modo de introducción, la tesis comienza revisando los aspectos más importantes de las tecnologías RS: conceptos básicos, formulación y morfología, comportamiento y características de dispositivos físicos, principales tipos de modelos, aplicaciones más importantes y, finalmente, los problemas de fiabilidad que requieren ser tratados. La primera parte de la tesis aborda el modelado, simulación y caracterización desde la perspectiva del dispositivo. Hemos desarrollado un entorno software de caracterización ?así como una metodología de simulación asociada? para la definición, análisis y mejora de modelos compactos de memristor, tanto presentes como futuros. Este entorno permite el estudio de modelos compactos de memristor, teniendo en cuenta características como variabilidad, dependencia con temperatura o capacidades multi-nivel, teniendo como objetivo la generación de un subcircuito SPICE mejorado. Sus principales contribuciones son: la caracterización de los modelos de memristor más conocidos; la generación y mejora sistemática de subcircuitos SPICE dando lugar a elementos circuitales más rápidos y con menos problemas de convergencia; el análisis de variaciones de parámetros; el estudio de su dependencia con la temperatura y estímulos; y por último, el soporte de dispositivos multi-nivel. Se ha desarrollado además un modelo compacto SPICE de dispositivos RRAM basado en la idea de la descripción independiente de los procesos de condución y mecanismos relativos al cambio de estado. Haciendo uso de magnitudes eléctricas ?voltaje, corriente, flujo, carga o energía? es capaz de describir desde la dinámica del dispositivo a complejos efectos tales como comportamiento multi-nivel, dependencia con el tiempo de la variabilidad, la degradación de las características del dispositivo o el tiempo de retención de dato. La segunda parte de la tesis está consagrada al análisis y caracterización de circuitos híbridos RRAM-CMOS. En primer lugar discutimos la problemática asociada al uso de dispositivos RS y tecnologías CMOS en tamaños nanométricos, así como a la falta de herramientas y metodologías para hacer frente a estas dificultades. Posteriormente, y como solución a estos problemas, hemos ideado una estrategia para el diseño y la caracterización de este tipo de circuitos, que se encuentra acompañada por un entorno CAD ad-hoc de simulación. Aplicando un paradigma de evaluación de múltiples métricas, conseguimos caracterizar las prestaciones y la fiabilidad de circuitos que sufren simultáneamente de variadas y heterogéneas fuentes de incertidumbre. Escalando a nivel de sistema, la tercera parte de la tesis se centra en el diseño de aplicaciones fiables que hagan uso de circuitos híbridos RRAM-CMOS. Usando el conocimiento y recursos presentados en las partes anteriores, damos solución a dos graves problemas que afectan a las memorias RRAM. Primero, presentamos una novedosa arquitectura que es capaz de mitigar los efectos causados por variaciones de temperatura en este tipo de memorias. Sin importar la temperatura del circuito, la arquitectura de escritura adapta dinámicamente la amplitud del voltaje de escritura a las condiciones del entorno, consiguiendo realizar la operación con éxito.
International
Si
Type
Doctoral
Mark Rating
Aprobado
Date
Participants
  • Director: M. Luisa Lopez Vallejo (UPM)
  • Autor: Fernando Garcia Redondo (UPM)
Research Group, Departaments and Institutes related
  • Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
  • Centro o Instituto I+D+i: Centro de I+d+i en Procesado de la Información y Telecomunicaciones
  • Departamento: Ingeniería Electrónica
S2i 2020 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNCIDE 2011 (OTR-2011-0236)
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)