Ponencias en congresos:
Evaluating High-Level Synthesis Techniques for Scalable Hardware-Accelerated Computing
Evaluating High-Level Synthesis Techniques for Scalable Hardware-Accelerated Computing
Año:2017
Áreas de investigación
-
Ingeniería eléctrica, electrónica y automática
Datos
|
Descripción
|
|
|---|---|
|
Internacional
|
Si |
|
Nombre congreso
|
Design of Circuits and Integrated Systems (DCIS 2017) |
|
Tipo de participación
|
960 |
|
Lugar del congreso
|
Barcelona (Spain) |
|
Revisores
|
Si |
|
ISBN o ISSN
|
000-0-0000-0000-0 |
|
DOI
|
|
|
Fecha inicio congreso
|
22/11/2017 |
|
Fecha fin congreso
|
24/11/2017 |
|
Desde la página
|
1 |
|
Hasta la página
|
5 |
|
Título de las actas
|
Proceedings of Design of Circuits and Integrated Systems (DCIS 2017) |
Participantes
- Autor: Alfonso Rodriguez Medina (UPM)
- Autor: Eduardo de la Torre Arnanz (UPM)
- Autor: Teresa Riesgo Alcaide (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
- Creador: Grupo de Investigación: Electrónica Industrial
- Departamento: Automática, Ingeniería Eléctrica y Electrónica e Informática Industrial
S2i 2022 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)