



UNIVERSIDAD
POLITÉCNICA
DE MADRID

PROCESO DE
COORDINACIÓN DE LAS
ENSEÑANZAS PR/CL/001



E.T.S. de Ingenieros de
Telecomunicacion

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

95000018 - Electronica Digital

PLAN DE ESTUDIOS

09TT - Grado en Ingeniería de Tecnologías y Servicios de Telecomunicacion

CURSO ACADÉMICO Y SEMESTRE

2019/20 - Primer semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	3
6. Cronograma.....	8
7. Actividades y criterios de evaluación.....	10
8. Recursos didácticos.....	14

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	95000018 - Electronica Digital
No de créditos	3 ECTS
Carácter	Obligatoria
Curso	Segundo curso
Semestre	Tercer semestre
Período de impartición	Septiembre-Enero
Idioma de impartición	Castellano
Titulación	09TT - Grado en Ingenieria de Tecnologias y Servicios de Telecomunicacion
Centro responsable de la titulación	09 - Escuela Tecnica Superior de Ingenieros de Telecomunicacion
Curso académico	2019-20

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Jose Manuel Pardo Muñoz	C-224	jo se manuel.pardom@upm.es	M - 11:15 - 12:15
Miguel Angel Sanchez Garcia	B-107	miguelangel.sanchez@upm.es	M - 13:00 - 14:00

Alvaro Araujo Pinto (Coordinador/a)	B-104.1B	alvaro.araujo@upm.es	L - 16:00 - 17:00
Pablo Ituero Herrero	C-226	pablo.ituero@upm.es	M - 14:00 - 15:00
Octavio Nieto-Taladriz Garcia	C-228	octavio.nieto- taladriz@upm.es	X - 18:00 - 19:00

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

- Introduccion A La Electronica

3.2. Otros conocimientos previos recomendados para cursar la asignatura

El plan de estudios Grado en Ingenieria de Tecnologias y Servicios de Telecomunicacion no tiene definidos otros conocimientos previos para esta asignatura.

4. Competencias y resultados de aprendizaje

4.1. Competencias

CECT10 - Conocimiento y aplicación de los fundamentos de lenguajes de descripción de dispositivos de hardware

CECT9 - Capacidad de análisis y diseño de circuitos combinacionales y secuenciales, síncronos y asíncronos, y de utilización de microprocesadores y circuitos integrados

CG1 - Que los estudiantes hayan demostrado poseer y comprender conocimientos en un área de estudio que parte de la base de la educación secundaria general, y se suele encontrar a un nivel que, si bien se apoya en libros de texto avanzados, incluye también algunos aspectos que implican conocimientos procedentes de la vanguardia de su campo de estudio

CG12 - Organización y planificación

CG2 - Que los estudiantes sepan aplicar sus conocimientos a su trabajo o vocación de una forma profesional y

posean las competencias que suelen demostrarse por medio de la elaboración y defensa de argumentos y la resolución de problemas dentro de su área de estudio

CG5 - Que los estudiantes hayan desarrollado aquellas habilidades de aprendizaje necesarias para emprender estudios posteriores con un alto grado de autonomía

CG9 - Uso de Tecnologías de la Información y de las Comunicaciones

4.2. Resultados del aprendizaje

RA102 - Conocer y dominar el Algebra de Boole así como herramientas para la simplificación de funciones lógicas.

RA5 - Conocimiento de los lenguajes de descripción hardware.

RA103 - Ser capaz de aplicar los conocimientos adquiridos sobre circuitos combinacionales y secuenciales para el diseño de autómatas de estados finitos.

RA1 - Capacidad de analizar y diseñar circuitos electrónicos, tanto analógicos como digitales.

RA13 - Capacidad de uso de lenguajes de descripción hardware.

RA104 - Adquirir los conceptos fundamentales de la codificación de información utilizando diferentes sistemas de numeración

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

El principal objetivo de esta asignatura es la obtención de un nivel básico de conocimientos en Electrónica Digital y sentar las bases para poder realizar el análisis y diseño de circuitos electrónicos digitales complejos. Esta formación se completará en asignaturas de cursos posteriores como son: Circuitos Electrónicos, Sistemas Digitales I y II, Ingeniería de Sistemas Electrónicos, Arquitectura de Procesadores y Diseño de Sistemas Electrónicos Digitales. La evolución más relevante de la Electrónica Digital durante los últimos años ha sido en el grado de complejidad de los sistemas que con ella se realizan, pasando de componentes sencillos a la realización de sistemas completos. Para abordar el problema de la elevada complejidad se ha optado por realizar un enfoque en el que se definen nuevos niveles de abstracción sobre el clásico nivel lógico, como el RTL y el funcional. En el planteamiento del programa de la asignatura se parte con una introducción de los niveles eléctrico y lógico para centrar a continuación el mayor peso de la asignatura en los niveles estructural y funcional, para lo que se introduce el lenguaje de descripción hardware VHDL. Por último, se introduce el modelo de diseño de sistemas

electrónicos basados en máquinas de estados finitos (FSM), así como la implementación de los mismos.

The main objective of this course is to obtain a basic level of knowledge in Digital Electronics and to lay the foundations for the analysis and design of complex digital electronic circuits. This knowledge will be completed in subjects of subsequent years: Electronic Circuits (Circuitos Electrónicos), Digital Systems I and II (Sistemas Digitales I y II), Electronic Systems Engineering (Ingeniería de Sistemas Electrónicos), Processor Architecture (Arquitectura de procesadores) and Design of Digital Electronic Systems (Diseño de Sistemas Electrónicos Digitales). The most relevant evolution of Digital Electronics during the last years has been in the degree of complexity of the systems that are constructed with it, going from simple components to the realization of complete systems. To address the problem of high complexity we take an approach that defines new abstraction levels on top of the classic logical level, such as RTL and functional. Concerning the program of the course we start from an introduction of the electrical and logical levels to center, next, the greater weight of the course in the structural and functional levels, for which the hardware description language VHDL is introduced. Finally, the course introduces the design model of electronic systems based on finite state machines (FSM), as well as their implementation.

1. Information Coding

1.1. Digital Electronics Introduction

1.2. Digital abstraction (analog vs. digital)

1.3. Numbering systems

1.4. Negative and decimal numbers representation

1.5. Boolean algebra. Axioms

1.6. Basic operators. Truth Table

1.7. Simple and complex logic gates

1.8. Karnaugh Maps

2. Programmable Logic Devices (VHDL)

2.1. Introduction to programmable logic devices and hardware description languages (VHDL)

2.2. VHDL code structure

2.3. Basic syntax

3. Combinational Circuits

3.1. Functional block: Multiplexers.

3.2. Functional block: Encoders and Decoders

3.3. Functional block: Comparators

3.4. Functional block: Adders

3.5. Non-volatile memories functionality

4. Sequential Circuits

4.1. Bistable elements

4.2. Timing in sequential circuits

4.3. Registers

4.4. Counters

4.5. Shift Registers

5. Design with finite state machines

5.1. Moore and Mealy Machines Design

5.2. Implementation in VHDL

5.3 State Transition Table

5.2. Temario de la asignatura

1. Codificación de la Información

- 1.1. Introducción Electrónica Digital
- 1.2. Abstracción digital (analógico vs. digital)
- 1.3. Sistemas de numeración
- 1.4. Representación números negativos y decimales
- 1.5. Álgebra de Boole. Axiomas
- 1.6. Operadores básicos. Tabla de Verdad
- 1.7. Puertas Lógicas simples y complejas
- 1.8. Mapas de Karnaugh

2. Dispositivos de Lógica Programable (VHDL)

- 2.1. Introducción a los dispositivos lógicos programables y a los lenguajes de descripción hardware (VHDL)
- 2.2. Estructura código VHDL
- 2.3. Sintaxis básica

3. Circuitos Combinacionales

- 3.1. Bloque funcional: Multiplexores.
- 3.2. Bloque funcional: Codificadores y Decodificadores
- 3.3. Bloque funcional: Comparadores
- 3.4. Bloque funcional: Sumadores
- 3.5. Funcionalidad de Memorias no volátiles

4. Circuitos Secuenciales

- 4.1. Elementos biestables
- 4.2. Temporización en circuitos secuenciales
- 4.3. Registros de Almacenamiento
- 4.4. Contadores
- 4.5. Registros de Desplazamiento

5. Diseño con máquinas de estados finitos

- 5.1. Diseño de Máquinas Moore y Mealy .

5.2. Implementación en VHDL

5.3. Tabla de transiciones autómatas .

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad presencial en aula	Actividad presencial en laboratorio	Otra actividad presencial	Actividades de evaluación
1	Apartado 1.1, 1.2, 1.3 y 1.4 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
2	Apartados 1.5, 1.6, 1.7 y 1.8 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
3	Apartados 2.1, 2.2 , 2.3 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
4	Apartado 3.1 y 3.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		Entrega práctica 1 VHDL ET: Técnica del tipo Prueba Telemática Evaluación continua y sólo prueba final Duración: 00:00
5	Apartados 3.3 y 3.4 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
6	Ejemplos y resolución Problemas Tema 3 Duración: 02:00 PR: Actividad del tipo Clase de Problemas	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
7	Apartado 4.1 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:00 PL: Actividad del tipo Prácticas de Laboratorio		Entrega práctica 2 VHDL ET: Técnica del tipo Prueba Telemática Evaluación continua y sólo prueba final Duración: 00:00
8	Apartado 4.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		Primera Prueba escrita de Evaluación EX: Técnica del tipo Examen Escrito Evaluación continua Duración: 01:30
9	Ejemplos y resolución Problemas Tema 4 Duración: 02:00 PR: Actividad del tipo Clase de Problemas	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
10	Apartados 4.3, 4.4 y 4.5 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
11	VHDL en circuitos secuenciales Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		Entrega práctica 3 VHDL ET: Técnica del tipo Prueba Telemática Evaluación continua y sólo prueba final Duración: 00:00

12	Apartados 5.1 y 5.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
13	Apartado 5.3 Duración: 02:00 LM: Actividad del tipo Lección Magistral	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
14	Ejemplos y resolución problemas de autómatas con VHDL Duración: 02:00 PR: Actividad del tipo Clase de Problemas	Ejercicio Práctico VHDL Duración: 00:40 PL: Actividad del tipo Prácticas de Laboratorio		
15				
16				
17				Segunda Prueba escrita de Evaluación EX: Técnica del tipo Examen Escrito Evaluación continua Duración: 03:00 Entrega práctica 4 VHDL ET: Técnica del tipo Prueba Telemática Evaluación continua y sólo prueba final Duración: 00:00 Examen Final EX: Técnica del tipo Examen Escrito Evaluación sólo prueba final Duración: 03:00

Las horas de actividades formativas no presenciales son aquellas que el estudiante debe dedicar al estudio o al trabajo personal.

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

* El cronograma sigue una planificación teórica de la asignatura y puede sufrir modificaciones durante el curso.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación continua

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
4	Entrega práctica 1 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
7	Entrega práctica 2 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
8	Primera Prueba escrita de Evaluación	EX: Técnica del tipo Examen Escrito	No Presencial	01:30	20%	0 / 10	CG1 CG2 CG9 CG12 CG5 CECT9 CECT10
11	Entrega práctica 3 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
17	Segunda Prueba escrita de Evaluación	EX: Técnica del tipo Examen Escrito	Presencial	03:00	60%	4 / 10	CECT9 CECT10 CG1 CG2 CG9 CG12 CG5
17	Entrega práctica 4 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10

7.1.2. Evaluación sólo prueba final

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
4	Entrega práctica 1 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
7	Entrega práctica 2 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
11	Entrega práctica 3 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
17	Entrega práctica 4 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
17	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	03:00	80%	4 / 10	CECT9 CECT10 CG1 CG2 CG9 CG12 CG5

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Entrega práctica 1 VHDL	ET: Técnica del tipo Prueba Telemática	Presencial	00:00	10%	/ 10	CECT10
Entrega práctica 2 VHDL	ET: Técnica del tipo Prueba Telemática	Presencial	00:00	10%	/ 10	CECT10
Examen final	EX: Técnica del tipo Examen Escrito	Presencial	00:00	80%	4 / 10	CECT10 CG1 CG2 CG9 CG12 CECT9 CG5

7.2. Criterios de evaluación

Los estudiantes serán evaluados, por defecto, mediante evaluación continua. El estudiante que desee renunciar a la evaluación continua y optar a la evaluación por prueba final (formada por las actividades de evaluación especificadas anteriormente), deberá comunicarlo mediante una tarea habilitada en el Aula Virtual (moodle.upm.es) de la asignatura antes de la semana 7 del semestre.

La evaluación comprobará si los estudiantes han adquirido las competencias de la asignatura. Por tanto, la evaluación mediante prueba final usará los mismos tipos de técnicas evaluativas que se usan en la evaluación continua (EX, ET, TG, etc.), y se realizarán en las fechas y horas de evaluación final aprobadas por la Junta de Escuela para el presente curso y semestre, salvo aquellas actividades de evaluación de resultados del aprendizaje de difícil calificación en una prueba final. En este caso, se podrán realizar dichas actividades de evaluación a lo largo del curso.

La evaluación en la convocatoria extraordinaria se realizará mediante la entrega de prácticas y evaluación escrita de la misma forma y con los mismo requisitos que la prueba final. Los ejercicios prácticos se entregarán con unas tareas habilitadas en el Aula Virtual

La nota final de la evaluación continua se obtendrá mediante suma de las calificaciones correspondientes a las siguientes actividades de evaluación:

- Resolución y entrega de ejercicios prácticos: representará un 20% de la nota final. La nota mínima en total de estos ejercicios será de **3 puntos sobre 10**. En el caso de no conseguir esta mínima la nota final de la asignatura será un máximo de 4 puntos.
- 2 pruebas de evaluación escrita: la primera de ellas (P1) representará un 20% de la nota final y la segunda (P2) un 60%. En el caso de no conseguir la nota mínima la nota final de la asignatura será un máximo de 4 puntos.

La **detección de una copia** en alguna de las prácticas supone una evaluación de 0 en la parte práctica. Teniendo en cuenta que no se supera la nota mínima en esa parte, supone el **suspenso en esa convocatoria** de la asignatura.

Students will be assessed, by default, through continuous assessment. The student who wishes to renounce to the continuous assessment and opt for the assessment by final test (formed by the assessment activities specified

above), must communicate it by means of a task enabled in the Virtual Classroom (moodle.upm.es) of the course before week 7 of the semester.

The evaluation will check if the students have acquired the competences of the course. Therefore, the assessment by final test will use the same types of assessment techniques that are used in continuous assessment (EX, ET, TG, etc.), and will be carried out on the dates and times of final assessment approved by the School Board (Junta de Escuela) for the present course and semester, except those activities of assessment of learning outcomes that are difficult to grade in a final test. In this case, these evaluation activities may be carried out throughout the course.

The evaluation in the extraordinary call will be carried out through the handover of practical exercises and written evaluation in the same way and with the same requirements as the final test. The practical exercises will be submitted using tasks enabled in the Virtual Classroom.

The final grade of the continuous evaluation will be obtained by adding the grades corresponding to the following evaluation activities:

Resolution and handover of practical exercises: this will represent 20% of the final grade. The minimum total grade of these exercises will be **3 points out of 10**. If this minimum is not achieved, the final grade of the course will be a maximum of 4 points.

2 written evaluation tests: the first one (P1) will represent 20% of the final grade and the second one (P2) 60%. In the case of not achieving the minimum grade, the final grade of the course will be a maximum of 4 points.

The **detection of a copy** in any of the practices supposes an assessment of 0 points in the practical part. Bearing in mind that the minimum grade in that part is not passed, it means the **failing in that call** of the course.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
"Digital Design (Principles and practices)", 4ª edición, John F. Wakerly, Prentice Hall. 2006.	Bibliografía	Libro de texto principal de la asignatura
"Digital Fundamentals", (9ª Edición), Thomas L. Floyd, Prentice Hall, 2006	Bibliografía	Libro de texto (referencia)
Problemas Resueltos de Electrónica Digital, Javier García Zubía, Thomson, 2003	Bibliografía	Libro de problemas
Aula Virtual de la Asignatura (Plataforma Moodle)	Recursos web	Plataforma moodle.upm.es
"Digital Design and Computer Architecture", 2nd Edition, Harris&Harris, Morgan Kaufmann, 2013	Bibliografía	Libro de texto
"Digital Design and Computer Architecture ARM edition", 1st edition, Harris&Harris, Morgan Kaufmann, 2015	Bibliografía	Libro de texto (referencia)