



UNIVERSIDAD
POLITÉCNICA
DE MADRID

PROCESO DE
COORDINACIÓN DE LAS
ENSEÑANZAS PR/CL/001



E.T.S. de Ingenieros
Informaticos

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

105000012 - Sistemas Digitales

PLAN DE ESTUDIOS

10II - Grado En Ingenieria Informatica

CURSO ACADÉMICO Y SEMESTRE

2020/21 - Segundo semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	3
5. Descripción de la asignatura y temario.....	4
6. Cronograma.....	6
7. Actividades y criterios de evaluación.....	10
8. Recursos didácticos.....	18
9. Otra información.....	19
10. Adendas.....	21

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	105000012 - Sistemas Digitales
No de créditos	6 ECTS
Carácter	Básica
Curso	Primer curso
Semestre	Segundo semestre
Período de impartición	Febrero-Junio
Idioma de impartición	Inglés/Castellano
Titulación	10II - Grado en Ingeniería Informática
Centro responsable de la titulación	10 - Escuela Técnica Superior De Ingenieros Informaticos
Curso académico	2020-21

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
M.estibaliz Martinez Izquierdo	4210	mariaestibaliz.martinez@upm.es	X - 10:00 - 13:00 J - 11:00 - 14:00
M. Victoria Rodellar Biarge	4205	maria victoria.rodellar@upm.es	M - 15:00 - 19:00 X - 15:00 - 17:00
Consuelo Gonzalo Martin (Coordinador/a)	4207	consuelo.gonzalo@upm.es	M - 09:00 - 11:00 X - 09:00 - 13:00

Agustin Alvarez Marquina	4211	agustin.alvarez@upm.es	M - 09:00 - 11:00 X - 09:00 - 11:00 J - 09:00 - 11:00
Mariano Hermida De La Rica	4208	mariano.hermida@upm.es	M - 15:15 - 17:15 X - 15:15 - 17:15 J - 15:15 - 17:15
Maria Mercedes Perez Castellanos	4207	mariamercedes.perez@upm. es	M - 10:00 - 13:00 X - 13:00 - 14:00 J - 11:00 - 13:00
Francisco Naveros Arrabal	4211	francisco.naveros@upm.es	Sin horario.
Angel Mario Garcia Pedrero	4211	angelmario.garcia@upm.es	M - 09:00 - 12:00 J - 09:00 - 12:00

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

- Fundamentos Fisicos Y Tecnologicos De La Informatica

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Álgebra de Boole

4. Competencias y resultados de aprendizaje

4.1. Competencias

CG-1/21 - Capacidad de resolución de problemas aplicando conocimientos de matemáticas, ciencias e ingeniería.

CG-19 - Capacidad de usar las tecnologías de la información y la comunicación.

CG-5 - Capacidad de gestión de la información.

CG-6 - Capacidad de abstracción, análisis y síntesis

Ce 10 - Concebir y desarrollar sistemas digitales utilizando lenguajes de descripción hardware.

Ce 13/18 - Comprender lo que pueden y no pueden conseguir las tecnologías actuales, y las limitaciones de la informática, que implica distinguir entre lo que, inherentemente, la informática no es capaz de hacer y lo que puede lograrse a través de la ciencia y la tecnología futuras.

Ce 2 - Formalización y especificación de problemas reales cuya solución requiere el uso de la informática.

4.2. Resultados del aprendizaje

RA511 - RA409 - Capacidad para diseñar, realizar experimentos e interpretar los resultados en Sistemas Digitales

RA512 - RA352 - Conocimiento de las partes integrantes del soporte físico de los ordenadores

RA231 - Diseñar y analizar un sistema digital (combinacional y secuencial) y su construcción en tecnología CMOS.

RA513 - RA422 - Capacidad para la resolución de problemas de análisis y diseño en el ámbito de la electrónica digital, relativos a Sistemas Digitales

RA232 - Especificar y simular el funcionamiento de sistemas digitales mediante lenguajes de descripción hardware.

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

La asignatura de Sistemas Digitales tiene como objetivo que los alumnos aprendan los conceptos necesarios para diseñar y realizar las unidades funcionales que componen los sistemas informáticos. Ello abarca desde la construcción a nivel físico con componentes lógicos y de memoria, así como el nivel de simulación mediante Lenguajes de Descripción Hardware (HDL). Se comienza describiendo la funcionalidad de las puertas lógicas y los sistemas combinacionales y se continúa presentando los subsistemas clásicos destinados a la realización de operaciones aritméticas y lógicas hasta el almacenamiento de la información. A partir de estos conocimientos se introduce el concepto de sistemas secuenciales, detallando su metodología de diseño para los sistemas secuenciales síncronos. Finalizando la asignatura con una breve introducción a las memorias.

La asignatura se imparte en español en la mayoría de los grupos; hay una opción de cursarla en inglés en el grupo 2M.

5.2. Temario de la asignatura

1. Circuitos Combinacionales

- 1.1. Introducción a los sistemas digitales
- 1.2. Funciones combinacionales. Simplificación e implementación
- 1.3. Multiplexores
- 1.4. Codificadores y decodificadores
- 1.5. Comparadores
- 1.6. Modelado de circuitos combinacionales en VHDL

2. Sistemas aritméticos básicos

- 2.1. Sistemas numéricos posicionales. Binario, octal, hexadecimal y BCD
- 2.2. Aritmética entera con signo: Signo magnitud, complemento a uno, complemento a dos. Extensión de

signo

2.3. Semisumador y sumador completo, Sumador binario paralelo con acarreo serie

2.4. Sumador/restador en complemento a dos. Detección del desbordamiento

2.5. Ejemplo de una unidad aritmético lógica

2.6. Modelado de circuitos aritméticos en VHDL

3. Registro de la información

3.1. Sistemas síncronos. Relojes

3.2. Almacenamiento estático de la información. Latches y biestables

3.3. Especificación de los biestables. Frecuencia máxima, tiempos de setup y de hold

3.4. Registros, pilas y contadores

3.5. Modelado de biestables y registros en VHDL

4. Sistemas Secuenciales Síncronos

4.1. Definición de sistema secuencial

4.2. Concepto de estado. Máquinas de estados finitos (FSM)

4.3. Autómatas de Mealy y de Moore

4.4. Especificación y etapas de diseño de sistemas secuenciales síncronos

4.5. Modelado de máquinas de estados finitos en VHDL

5. Introducción a las memorias

5.1. Conceptos y terminología básicos

5.2. Clasificación y jerarquías

5.3. Memorias de solo lectura (ROM)

5.4. Memorias de acceso aleatorio (RAM)

5.5. Expansión de memorias

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad presencial en aula	Actividad presencial en laboratorio	Tele-enseñanza	Actividades de evaluación
1	<p>Presentación de la asignatura, guía docente y plataforma Moodle. Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p>Tema1: Circuitos Combinacionales Duración: 03:00 LM: Actividad del tipo Lección Magistral</p>			<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
2	<p>Tema 1: Circuitos Combinacionales Duración: 02:00 LM: Actividad del tipo Lección Magistral</p> <p>Ejercicios y problemas del tema 1: Circuitos combinacionales Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>			<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
3	<p>Tema 1: Circuitos combinacionales Duración: 02:00 LM: Actividad del tipo Lección Magistral</p> <p>Ejercicios y problemas del tema 1 Circuitos combinacionales Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p>	<p>Introducción a la herramienta de simulación de VHDL Duración: 01:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Pruebas/trabajos de evaluación del tema de circuitos combinacionales OT: Otras técnicas evaluativas Evaluación continua Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
4	<p>Tema 1: Circuitos combinacionales Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>	<p>Práctica de Sistemas Combinacionales en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p> <p>Entrega de los resultados de simulación en VHDL de circuitos combinacionales TG: Técnica del tipo Trabajo en Grupo Evaluación continua y sólo prueba final Presencial Duración: 00:30</p>
5	<p>Tema 2: Sistemas aritméticos básicos Duración: 04:00 LM: Actividad del tipo Lección Magistral</p>			<p>Test de la primera práctica de VHDL EP: Técnica del tipo Examen de Prácticas Evaluación continua y sólo prueba final Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial</p>

				Duración: 02:00
6	<p>Tema 2: Sistemas aritméticos básicos Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p> <p>Tema 2: Sistemas aritméticos básicos Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>			<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
7	<p>Tema 2: Sistemas aritméticos básicos Duración: 01:00 LM: Actividad del tipo Lección Magistral</p> <p>Tema 2: Sistemas aritméticos básicos Duración: 01:30 PR: Actividad del tipo Clase de Problemas</p> <p>Tema 3: Registro de la información Duración: 01:30 PR: Actividad del tipo Clase de Problemas</p>			<p>Pruebas/trabajos de evaluación del tema de circuitos aritméticos OT: Otras técnicas evaluativas Evaluación continua Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 04:00</p>
8	<p>Tema 3: Registro de la información Duración: 04:00 LM: Actividad del tipo Lección Magistral</p>			<p>Examen Parcial EX: Técnica del tipo Examen Escrito Evaluación continua Presencial Duración: 02:00</p>
9	<p>Tema 3: Registro de la información Duración: 02:00 LM: Actividad del tipo Lección Magistral</p> <p>Tema 3: Registro de la información Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>			<p>Pruebas/trabajos de evaluación del tema de registro de la información OT: Otras técnicas evaluativas Evaluación continua Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
10	<p>Tema 3: Registro de la información Duración: 01:00 PR: Actividad del tipo Clase de Problemas</p> <p>Tema 4: Sistemas Secuenciales Síncronos Duración: 01:00 LM: Actividad del tipo Lección Magistral</p>	<p>Práctica de Biestables y Registros en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
11	<p>Tema 4: Sistemas Secuenciales Síncronos Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>	<p>Práctica de Biestables y Registros en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Entrega de los resultados de simulación en VHDL de Biestables y registros TG: Técnica del tipo Trabajo en Grupo Evaluación continua y sólo prueba final Presencial Duración: 00:30</p> <p>Test de la segunda práctica de VHDL EP: Técnica del tipo Examen de Prácticas Evaluación continua y sólo prueba final Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial</p>

				Duración: 02:00
12	<p>Tema 4: Sistema Secuenciales síncronos Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>	<p>Práctica de Maquinas de Estados Finitos en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Pruebas/trabajos de evaluación del tema de sistemas secuenciales OT: Otras técnicas evaluativas Evaluación continua Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
13	<p>Tema 4: Sistemas Secuenciales Síncronos Duración: 02:00 LM: Actividad del tipo Lección Magistral</p>	<p>Práctica de Maquinas de Estados Finitos en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
14	<p>Tema 4: Sistema Secuenciales síncronos Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>	<p>Práctica de Maquinas de Estados Finitos en VHDL Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio</p>		<p>Entrega de los resultados de simulación en VHDL de Maquinas de Estados Finitos TG: Técnica del tipo Trabajo en Grupo Evaluación continua y sólo prueba final Presencial Duración: 00:30</p> <p>Test de la tercera práctica de VHDL EP: Técnica del tipo Examen de Prácticas Evaluación continua y sólo prueba final Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 02:00</p>
15	<p>Tema 5: Memorias Duración: 02:00 LM: Actividad del tipo Lección Magistral</p> <p>Tema 5: Memorias Duración: 02:00 PR: Actividad del tipo Clase de Problemas</p>			<p>Pruebas/trabajos de evaluación del tema de memorias OT: Otras técnicas evaluativas Evaluación continua Presencial Duración: 00:30</p> <p>Trabajo personal OT: Otras técnicas evaluativas Evaluación continua No presencial Duración: 04:00</p>
16				<p>Examen Parcial EX: Técnica del tipo Examen Escrito Evaluación continua Presencial Duración: 02:00</p>
17				<p>Examen Final EX: Técnica del tipo Examen Escrito Evaluación sólo prueba final Presencial Duración: 02:00</p>

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

* El cronograma sigue una planificación teórica de la asignatura y puede sufrir modificaciones durante el curso derivadas de la situación creada por la COVID-19.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación continua

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
1	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
2	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
3	Pruebas/trabajos de evaluación del tema de circuitos combinacionales	OT: Otras técnicas evaluativas	Presencial	00:30	4%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
3	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
4	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
4	Entrega de los resultados de simulación en VHDL de circuitos combinacionales	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	1.2%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

5	Test de la primera práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	2.8%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
5	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
6	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
7	Pruebas/trabajos de evaluación del tema de circuitos aritméticos	OT: Otras técnicas evaluativas	Presencial	00:30	4%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
7	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	04:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
8	Examen Parcial	EX: Técnica del tipo Examen Escrito	Presencial	02:00	20%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
9	Pruebas/trabajos de evaluación del tema de registro de la información	OT: Otras técnicas evaluativas	Presencial	00:30	4%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
9	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

10	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
11	Entrega de los resultados de simulación en VHDL de Biestables y registros	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	1.8%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
11	Test de la segunda práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	4.2%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
11	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
12	Pruebas/trabajos de evaluación del tema de sistemas secuenciales	OT: Otras técnicas evaluativas	Presencial	00:30	4%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
12	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
13	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
14	Entrega de los resultados de simulación en VHDL de Maquinas de Estados Finitos	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	3%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

14	Test de la tercera práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	7%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
14	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	02:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
15	Pruebas/trabajos de evaluación del tema de memorias	OT: Otras técnicas evaluativas	Presencial	00:30	4%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
15	Trabajo personal	OT: Otras técnicas evaluativas	No Presencial	04:00	0%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
16	Examen Parcial	EX: Técnica del tipo Examen Escrito	Presencial	02:00	40%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

7.1.2. Evaluación sólo prueba final

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
4	Entrega de los resultados de simulación en VHDL de circuitos combinacionales	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	1.2%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
5	Test de la primera práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	2.8%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

11	Entrega de los resultados de simulación en VHDL de Biestables y registros	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	1.8%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
11	Test de la segunda práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	4.2%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
14	Entrega de los resultados de simulación en VHDL de Maquinas de Estados Finitos	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:30	3%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
14	Test de la tercera práctica de VHDL	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	7%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
17	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	02:00	80%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Entrega de memorias y resultados de prácticas	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:00	6%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

Examen	EX: Técnica del tipo Examen Escrito	Presencial	02:00	80%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10
Examen de prácticas	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	14%	0 / 10	CG-5 CG-1/21 CG-6 CG-19 Ce 2 Ce 10

7.2. Criterios de evaluación

La asignatura se superará cuando se obtenga una nota igual o superior a 5 sobre 10 puntos.

- **CONVOCATORIA ORDINARIA**

Para la opción de EVALUACION CONTINUA, en los grupos impartidos en español, la nota final de la asignatura en esta convocatoria se calculará de la siguiente forma:

Nota Final = 20% Examen del Primer Parcial + 40% Examen del Segundo Parcial + 40% Notas de curso

- 1) Será necesario obtener una calificación mínima de 3,0 sobre 10 en cada uno de los dos exámenes parciales (Primer Parcial y Segundo Parcial).
- 2) El 40% Notas de curso se obtiene de 20% Trabajo personal + 20% Prácticas.
- 3) La nota de Trabajo personal se obtendrá mediante pruebas y/o trabajos que se propongan en cada grupo sobre cada tema.

4) La nota de prácticas vendrá dada por la realización y desarrollo de las mismas (30%) y de un examen (70%) de cada una de las tres prácticas, cuyas contribuciones a la nota final serán:

Primera práctica (4%) = 1,2% realización, elaboración y entrega de memoria + 2,8% examen

Segunda práctica (6%) = 1,8% realización, elaboración y entrega de memoria + 4,2% examen

Tercera práctica (10%) = 3% realización, elaboración y entrega de memoria + 7% examen

5) Para poder aprobar la asignatura **es obligatorio realizar TODAS las prácticas propuestas en el curso, la entrega de sus memorias y la realización de sus correspondientes exámenes.** Para aplicar la ecuación correspondiente en el cálculo de la nota de prácticas, se deberá obtener una **calificación igual o superior a 3,0 sobre 10, en cada una de las prácticas.**

Para la opción de SOLO EXAMEN FINAL, independientemente del idioma escogido para cursar la asignatura, la nota final será:

Nota = 80% Examen + 20% Prácticas

El cálculo de la nota de Prácticas se realizará de acuerdo a lo comentado anteriormente en la opción EVALUACION CONTINUA.

Por lo que para aprobar la asignatura en la opción "SOLO EXAMEN FINAL" en la convocatoria ordinaria, el alumno **deberá haber realizado TODAS las prácticas, entregado sus memorias y realizado sus correspondientes exámenes** durante el curso antes de la finalización de las clases; así como haber obtenido una **calificación igual o superior a 3,0 sobre 10, en cada una de las prácticas.**

Las opciones de **evaluación continua y "sólo examen final"** son excluyentes entre sí. Asimismo, las opciones **impartición en inglés y "sólo examen final"** son excluyentes entre sí, en caso de no haber aprobado las prácticas previamente en la propia opción de impartición en inglés.

Si se desea escoger la opción de **"sólo examen final"**, es preciso comunicarlo **por medio de una instancia al coordinador de la asignatura dentro del plazo de las dos primeras semanas de impartición de la**

asignatura.

Para la opción de cursar la asignatura EN INGLES, la **nota final** de la asignatura vendrá dada por:

Nota Final = 20% Examen del Primer Parcial + 40% Examen del Segundo Parcial + 40% Notas de curso

40 % Notas de curso= 4% Práctica 1 + 6% Práctica 2 + 10% Práctica 3 + 10% Test (Práctica 1+Práctica 2) + 10% Test (Práctica 3)

El grupo de inglés **INTENSIFICARA LA DOCENCIA EN VHDL**. Las prácticas, que **SON ESPECÍFICAS PARA ESTA OPCIÓN**, constituirán el **40% de la nota final** de la asignatura.

NOTA: la opción de impartición en inglés supone renunciar voluntariamente a la calificación de las prácticas de cursos anteriores, en caso de no haberlas aprobado anteriormente en la propia opción de impartición en inglés.

- **CONVOCATORIA EXTRAORDINARIA**

En la **convocatoria extraordinaria**, independientemente del idioma escogido para cursar la asignatura, la nota final será:

Nota = 80% Examen + 20% Prácticas

1) Esta convocatoria es independiente de la ordinaria de Junio, por lo que únicamente se mantiene de una convocatoria a otra la nota de las prácticas, si éstas están aprobadas.

Así:

- Los alumnos que tuvieran nota igual o superior a 5 puntos sobre 10 en las Prácticas realizadas durante el curso lectivo, no tendrán que examinarse de las prácticas.
- Los alumnos que tuvieran nota inferior a 5 puntos sobre 10 en las Prácticas, deberán realizarlas, desarrollar y entregar las memorias de todas las prácticas propuestas y no aprobadas durante el curso, así

como realizar un examen correspondiente a la parte práctica. Para poder aprobar la asignatura, el alumno deberá haber obtenido una calificación **igual o superior a 3,0 sobre 10**, en cada una de las prácticas.

- La nota de prácticas se determinará con los mismos criterios establecidos en la convocatoria ordinaria,
- En cualquier caso, en esta convocatoria es **OBLIGATORIO** la realización del examen de la parte teórica de la asignatura.

Se guardará la calificación de las prácticas de la asignatura para cursos posteriores, únicamente cuando la calificación final de las mismas sea mayor o igual que 5 puntos sobre 10, de acuerdo a la ponderación indicada.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
Fundamentos de Sistemas Digitales. T.L. Floyd; Pearson Education 2006	Bibliografía	Texto general
Sistemas Digitales. A. Lloris, A. Prieto y L. Parrilla; McGraw-Hill, 2003	Bibliografía	Texto adicional
VHDL. Lenguaje para síntesis y modelado de circuitos. F. Pardo y J. Boluda; Ed. Rama 2003	Bibliografía	Texto VHDL
Diseño de Sistemas Digitales con VHDL. S.A. Pérez, E. Soto y S. Fernández; Ed. Thomson 2003	Bibliografía	Texto adicional VHDL
Fundamentals of Digital Logic with VHDL Design. S. Brown and Z. Vranesic; McGraw-Hill 2009	Bibliografía	Texto en inglés

http://tamarisco.datsi.fi.upm.es/ASIG NATURAS/SD/	Bibliografía	Página web de la asignatura
Contemporary Logic Design, Randy, H. K. Y Gaetano, B. (2ª Edición), Ed. Prentice Hall, 2005.	Bibliografía	Texto en Inglés
Diseño de Sistemas Digitales a través de Diseños Esquemáticos y VHDL. Volumen 1. Roffe Samaniego, N. F., Editorial Digital del Tecnológico de Monterrey, 2018.	Bibliografía	Libro electrónico
Digital Systems. From Logic Gates to Processors, Deschamps, J.-P., Valderrama, E. y Terés, Ll., Ed. Springer 2017	Bibliografía	Texto en Inglés

9. Otra información

9.1. Otra información sobre la asignatura

De acuerdo con los Objetivos de Desarrollo Sostenible (ODS), la asignatura se relaciona con el ODS9: Industria, Innovación e Infraestructura.

ADVERTENCIA

Los derechos y deberes de los estudiantes universitarios están desarrollados en los Estatutos de la Universidad Politécnica de Madrid (BOCM de 15 de noviembre de 2010) y el Estatuto del Estudiante Universitario (RD 1791/2010 de 30 de diciembre). El artículo 124 a) de los Estatutos de la UPM fija como deber del estudiante ... **"Seguir con responsabilidad y aprovechamiento el proceso de formación, adquisición de conocimientos, y aprendizaje correspondiente a su condición de universitario"**... y el artículo 13 del Estatuto del Estudiante Universitario, en el punto d) especifica también como deber del estudiante universitario: **"abstenerse de la utilización o cooperación en procedimientos fraudulentos en las pruebas de evaluación, en los trabajos**

que se realicen o en documentos oficiales de la universidad". En el caso de que en el desarrollo de las pruebas de evaluación se aprecie el incumplimiento de los deberes como estudiante universitario, el coordinador de la asignatura podrá ponerlo en conocimiento del Director o Decano del Centro, que de acuerdo con lo establecido en artículo 74 (n) de los Estatutos de la UPM tiene competencias para "**Proponer la iniciación del procedimiento disciplinario a cualquier miembro de la Escuela o Facultad, por propia iniciativa o a instancia de la Comisión de Gobierno**" al Rector, en los términos previstos en los estatutos y normas de aplicación.

10. Adendas

- El cronograma que aparece en la guía de la asignatura Sistemas Digitales, aprobada en julio de 2020, correspondía a una planificación teórica de esta asignatura y como se indicaba en dicha guía, podía sufrir modificaciones durante el curso derivadas de la situación creada por la COVID-19. En este sentido, y dada la situación actual, todas las actividades propuestas para ser realizadas de forma presencial en el aula o en el laboratorio, se deben incluir también como actividades de Tele-enseñanza, de forma que dependiendo de cómo evolucione la situación y de las indicaciones que se reciban referentes a la normativa para impartir las diferentes actividades, se puedan hacer presenciales, en remoto o de forma mixta. Además, se reduce el número de prácticas a realizar a 2. Estas prácticas están relacionadas principalmente con los contenidos del tema 1 y el tema 4, respectivamente. Se mantiene la temporalización de la impartición de la primera práctica, y se programa el inicio de la impartición de la segunda práctica para la semana 11. La evaluación de estas prácticas se realizará coincidiendo con la evaluación del primer y segundo parcial respectivamente. La ponderación de estas dos prácticas será de 8% y 12% de la nota final de la asignatura, respectivamente. En la modalidad de evaluación continua se realizarán dos parciales. El grupo 2M de impartición en inglés se ve también afectado por la disminución de horas lectivas, pero se desea mantener su característica de intensificación de la docencia en VHDL, así pues, se realizarán dos proyectos en VHDL, uno de sistemas combinacionales y otro de sistemas secuenciales. Se realizará un proyecto en cada parcial y cada uno de ellos constituirá un 20% de la nota final. Se entregará una memoria y se realizará un test de cada proyecto. La memoria será el 50% de la calificación del proyecto y el test el otro 50%. La realización de los tests será simultánea a los exámenes parciales de la asignatura y la fecha límite para la entrega de los proyectos será el día anterior a los correspondientes parciales. Si bien los proyectos se explicarán en clase, será labor de los alumnos desarrollarlos por su cuenta, pudiendo realizarlos por parejas. Las especificaciones y/o descripciones de los proyectos estarán disponibles con suficiente antelación en la plataforma Moodle. Naturalmente, se dispondrá de tutorías online para atender todas aquellas dudas que pudieran surgir en la realización de los mismos. En principio y mientras se mantenga la situación sanitaria actual, todas las actividades de evaluación se realizarán de forma no presencial.