



UNIVERSIDAD
POLITÉCNICA
DE MADRID

PROCESO DE
COORDINACIÓN DE LAS
ENSEÑANZAS PR/CL/001



E.T.S. de Ingenieros
Industriales

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

53001654 - Design Of Embedded Systems

PLAN DE ESTUDIOS

05BI - Doble Master Universitario Ingeniería Industrial - Electronica Industrial

CURSO ACADÉMICO Y SEMESTRE

2025/26 - Primer semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	3
6. Cronograma.....	4
7. Actividades y criterios de evaluación.....	6
8. Recursos didácticos.....	7
9. Otra información.....	9

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	53001654 - Design Of Embedded Systems
No de créditos	3 ECTS
Carácter	Optativa
Curso	Primer curso
Semestre	Primer semestre Segundo semestre
Período de impartición	Septiembre-Enero
Idioma de impartición	Inglés/Castellano
Titulación	05BI - Doble Master Universitario Ingeniería Industrial - Electronica Industrial
Centro responsable de la titulación	05 - E.T.S. De Ingenieros Industriales
Curso académico	2025-26

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Jose Andres Otero Marnotes (Coordinador/a)	CEI	joseandres.otero@upm.es	Sin horario. Disponible para tutorías cualquier día de la semana, en el horario de trabajo habitual. El horario de la tutoria será acordado vía e-mail.

Daniel Vazquez Iglesias		daniel.vazquez@upm.es	Sin horario.
-------------------------	--	-----------------------	--------------

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

2.3. Profesorado externo

Nombre	Correo electrónico	Centro de procedencia
Iñigo Diez De Ulzurrun	i.diezdeulzurrun@upm.es	Centro de Electrónica Industrial - UPM

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

El plan de estudios Doble Master Universitario Ingeniería Industrial - Electronica Industrial no tiene definidas asignaturas previas recomendadas para esta asignatura.

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Digital Electronics, VHDL / Verilog
- Microprocessor Architectures
- Microcontroller Programming in C/C++

4. Competencias y resultados de aprendizaje

4.1. Competencias

MUEI.CE01 - Comprender, diseñar y analizar sistemas y componentes electrónicos en el ámbito de la electrónica industrial. Modelización y caracterización de sistemas electrónicos complejos.

MUEI.CE02 - Ser capaz de desarrollar un proyecto de diseño de un sistema electrónico, identificando sus principales retos, en ámbitos de aplicación tales como el aeroespacial, la automoción, la ingeniería médica, las energías renovables o las comunicaciones.

MUEI.CE04 - Utilización de herramientas CAD para la simulación, modelado y diseño de circuitos electrónicos industriales con altas prestaciones y/o restricciones.

4.2. Resultados del aprendizaje

RA60 - Resolver problemas electrónicos con circuitos y sensores reales.

RA54 - Conocer la Instrumentación Electrónica y sus aplicaciones

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

This course tackles the problem of the design of embedded systems from a twofold point of view. On the one hand, it deals with hardware platforms for embedded systems on FPGAs, including on-chip communications, hardware/software interfaces, the implementation of custom accelerators and on-chip debugging techniques. On the other hand, Operating systems for embedded systems will be studied, since they are main components in nowadays systems. Special emphasis will be placed on real-time constraints. This course will have a practical orientation, based on the use of state-of-the art design tools (i.e. Xilinx Vivado), that enable the implementation of mixed systems with custom HW and the associated SW, that are implemented on state-of-the art SoPCs (i.e. Xilinx Zynq).

5.2. Temario de la asignatura

1. Embedded Computing Platforms
 - 1.1. System on Programmable Chips (SoPCs)
 - 1.2. On-chip Communications
 - 1.3. Hardware/Software Interfaces
 - 1.4. SW/HW Debugging Techniques
2. Embedded Operating Systems
 - 2.1. Operating Systems Overview
 - 2.2. Operating Systems for Embedded Systems
3. Real-Time Embedded Systems
 - 3.1. Real-time Systems & Scheduling
 - 3.2. Real-time Operating Systems

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad tipo 1	Actividad tipo 2	Tele-enseñanza	Actividades de evaluación
1	Introduction to Embedded System Design Duración: 01:00 LM: Actividad del tipo Lección Magistral System on Programmable Chip (SoPCs) Duración: 01:00 LM: Actividad del tipo Lección Magistral			
2	System on Programmable Chip (SoPCs) Duración: 02:00 LM: Actividad del tipo Lección Magistral			#Homework 1: Design of a System using Timers and Interrupts with Vivado TI: Técnica del tipo Trabajo Individual Evaluación Progresiva y Global No presencial Duración: 03:00
3		Lab1: Basic SoPC Design with Vivado / Interrupts and Timers in Vivado Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
4	On-chip Communications and Hardware/Software Interfaces Duración: 02:00 LM: Actividad del tipo Lección Magistral			
5	On-chip Communications and Hardware/Software Interfaces Duración: 02:00 LM: Actividad del tipo Lección Magistral			
6		Lab 2: Custom IP Design and Integration with Vivado. Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
7	Run-time SW/HW Debugging Techniques Duración: 01:30 LM: Actividad del tipo Lección Magistral			
8		Lab 3: SW/HW Debugging with VIVADO Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
9		Lab 4: Performance Optimization using Direct Memory Access in SoPCs Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		Final Project: Complex HW/SW System design with VIVADO for Zynq. Bare metal solution TG: Técnica del tipo Trabajo en Grupo Evaluación Progresiva y Global No presencial Duración: 05:00

10	Operating Systems Overview Duración: 02:00 LM: Actividad del tipo Lección Magistral			
11	Operating Systems for Embedded Systems Duración: 02:00 LM: Actividad del tipo Lección Magistral			
12		Embedded Linux for Zynq (I) Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
13		Embedded Linux for Zynq (II) Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		Final Project: Complex HW/SW System design with VIVADO for Zynq. OS System solution TG: Técnica del tipo Trabajo en Grupo Evaluación Progresiva y Global No presencial Duración: 10:00
14	Real-time Systems & Scheduling Duración: 02:00 LM: Actividad del tipo Lección Magistral			
15				Examen Final EX: Técnica del tipo Examen Escrito Evaluación Progresiva y Global Presencial Duración: 02:00
16				
17				

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación (progresiva)

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
2	#Homework 1: Design of a System using Timers and Interrupts with Vivado	TI: Técnica del tipo Trabajo Individual	No Presencial	03:00	10%	/ 10	MUEI.CE01 MUEI.CE02 MUEI.CE04
9	Final Project: Complex HW/SW System design with VIVADO for Zynq. Bare metal solution	TG: Técnica del tipo Trabajo en Grupo	No Presencial	05:00	10%	5 / 10	MUEI.CE01 MUEI.CE02 MUEI.CE04
13	Final Project: Complex HW/SW System design with VIVADO for Zynq. OS System solution	TG: Técnica del tipo Trabajo en Grupo	No Presencial	10:00	30%	5 / 10	MUEI.CE01 MUEI.CE02 MUEI.CE04
15	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	02:00	50%	5 / 10	

7.1.2. Prueba evaluación global

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
2	#Homework 1: Design of a System using Timers and Interrupts with Vivado	TI: Técnica del tipo Trabajo Individual	No Presencial	03:00	10%	/ 10	MUEI.CE01 MUEI.CE02 MUEI.CE04
9	Final Project: Complex HW/SW System design with VIVADO for Zynq. Bare metal solution	TG: Técnica del tipo Trabajo en Grupo	No Presencial	05:00	10%	5 / 10	MUEI.CE01 MUEI.CE02 MUEI.CE04
13	Final Project: Complex HW/SW System design with VIVADO for Zynq. OS System solution	TG: Técnica del tipo Trabajo en Grupo	No Presencial	10:00	30%	5 / 10	MUEI.CE01 MUEI.CE02 MUEI.CE04

15	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	02:00	50%	5 / 10	
----	--------------	-------------------------------------	------------	-------	-----	--------	--

7.1.3. Evaluación convocatoria extraordinaria

No se ha definido la evaluación extraordinaria.

7.2. Criterios de evaluación

The evaluation of the course will be based on a final written exam (50% of the final mark, with a score of at least 5) and different practical assignments (50%) to be done by the students at home and in the lab, outside of the regular schedule for lectures. With the exam, the theoretical knowledge acquired by the students during the theoretical sessions will be evaluated. With the assignments, student must show their skills with Xilinx VIVADO and Vitis, the CAD tools selected for the design of mixed HW/SW embedded systems, as well as with the Embedded Linux toolchain.

The Practical assignments will include a first short Homework to prove the basic skills with Vivado (10%) and a final complex project, dealing with the practical application of the embedded system design techniques studied throughout the course. This final project will be required in two different submissions. In the first one, the hardware implementation of the custom IP with bare-metal programming will be evaluated (10% of the final mark). In the second one, the whole integrated project under Embedded Linux support must be delivered.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
Class Slides	Bibliografía	Slides are delivered to the students in advance.
Pynq - Zynq Boards with custom shields	Equipamiento	These boards will be used for all VIVADO, SDK and Linux lab courses.

<p>Introduction to Embedded Systems, A Cyber-Physical Systems Approach</p>	<p>Bibliografía</p>	<p>Edward A. Lee and Sanjit A. Seshia, Introduction to Embedded Systems, A Cyber-Physical Systems Approach, Second Edition, MIT Press, ISBN 978-0-262-53381-2, 2017.</p>
<p>A Practical Introduction to Hardware/Software Codesign</p>	<p>Bibliografía</p>	<p>Patrick Schaumont, A Practical Introduction to Hardware/Software Codesign, Springer US, 2013</p>
<p>The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable Soc</p>	<p>Bibliografía</p>	<p>Louise H. Crockett, Ross A. Elliot, Martin A. Enderwitz, Robert W. Stewart, The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable Soc, Strathclyde Academic Media, UK, 2014</p>
<p>Embedded Operating Systems A Practical Approach Series: Undergraduate Topics in Computer Science</p>	<p>Bibliografía</p>	<p>A. Holt, C.-Y. Huang Embedded Operating Systems A Practical Approach Series: Undergraduate Topics in Computer Science, Springer-Verlag London, 978-1-4471-6602-3, 2014</p>
<p>Exploring Zynq® MPSoC With PYNQ and Machine Learning Applications</p>	<p>Bibliografía</p>	<p>Louise H. Crockett, David Northcote, Craig Ramsay, Fraser D. Robinson, Robert W. Stewart, Department of Electronic & Electrical Engineering, University of Strathclyde, Glasgow, Scotland, UK., April 2019</p>

9. Otra información

9.1. Otra información sobre la asignatura

The course has a deep practical approach. A good understanding of Verilog / VHDL description languages is required to be able to follow the course.