Observatorio de I+D+i UPM

Memorias de investigación
Artículos en revistas:
Customizing floating-point units for FPGAs: Area-performance-standard trade-offs
Año:2011
Áreas de investigación
  • Microelectrónica
Datos
Descripción
Abstract The high integration density of current nanometer technologies allows the implementation of complex floating-point applications in a single FPGA. In this work the intrinsic complexity of floating-point operators is addressed targeting configurable devices and making design decisions providing the most suitable performance-standard compliance trade-offs. A set of floating-point libraries composed of adder/subtracter, multiplier, divisor, square root, exponential, logarithm and power function are presented. Each library has been designed taking into account special characteristics of current FPGAs, and with this purpose we have adapted the IEEE floating-point standard (software-oriented) to a custom FPGA-oriented format. Extended experimental results validate the design decisions made and prove the usefulness of reducing the format complexity.
Internacional
Si
JCR del ISI
Si
Título de la revista
Microprocessors And Microsystems
ISSN
0141-9331
Factor de impacto JCR
0,545
Información de impacto
Volumen
35
DOI
dx.doi.org/10.1016/j.micpro.2011.04.004
Número de revista
6
Desde la página
535
Hasta la página
546
Mes
AGOSTO
Ranking
Esta actividad pertenece a memorias de investigación
Participantes
  • Autor: M. Luisa Lopez Vallejo (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
  • Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
  • Departamento: Ingeniería Electrónica
S2i 2022 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNCIDE 2011 (OTR-2011-0236)
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)