|
Descripción
|
|
|---|---|
| Dentro del procesado SAR en tiempo real se ha abordado la parte del diseño de arquitecturas hardware eficientes de cálculo de la FFT (Fast Fourier Transform). Para ello se ha trabajado en arquitecturas en pipeline, ya que éstas permiten obtener altas capacidades de procesado. | |
|
Internacional
|
Si |
|
Lugar
|
Universidad Hannover. Alemania |
|
Tipo
|
Miembros en el extranjero |
|
Fecha inicio
|
01/07/2008 |
|
Fecha fin
|
29/10/2008 |