Artículos en revistas:
A hardware mechanism to reduce the energy consumption of the register file of in-order architectures
A hardware mechanism to reduce the energy consumption of the register file of in-order architectures
Año:2008
Áreas de investigación
-
Industria electrónica
Datos
|
Descripción
|
|
|---|---|
| This paper introduces an efficient hardware approach to reduce the register file energy consumption by turning unused registers into a low power state. Bypassing the register fields of the fetch instruction to the decode stage allows the identification of registers required by the current instruction (instruction predecode) and allows the control logic to turn them back on. They are put into the low-power state after the instruction use. This technique achieves an 85% energy reduction with no performance penalty. | |
|
Internacional
|
Si |
|
JCR del ISI
|
No |
|
Título de la revista
|
|
|
ISSN
|
|
|
Factor de impacto JCR
|
0 |
|
Información de impacto
|
|
|
Volumen
|
3 |
|
DOI
|
10.1504/IJES.2008.022400 |
|
Número de revista
|
4 |
|
Desde la página
|
285 |
|
Hasta la página
|
293 |
|
Mes
|
ENERO |
|
Ranking
|
|
Ver publicación en Archivo digital upm
Participantes
- Autor: José L. Ayala Rodrigo (UCM)
- Autor: Carlos Alberto Lopez Barrio (UPM)
- Autor: Alexander Veidenbaum (Center for Embedded Computer Systems, University of California in Irvine, USA )
- Autor: M. Luisa Lopez Vallejo (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
- Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
- Departamento: Ingeniería Electrónica
S2i 2023 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)