Observatorio de I+D+i UPM

Memorias de investigación
Ponencias en congresos:
Floorplan-based FPGA Interconnect Power Estimation in DSP Circuits
Año:2009
Áreas de investigación
  • Industria electrónica
Datos
Descripción
A novel high-level approach for estimating power consump- tion of global interconnects in data-path oriented designs implemented in FPGAs is presented. The methodology is applied to interconnections between modules and depends only on their mutual distance and shape. The power model has been characterized and verified with on-board power measurements, instead of using low-level estimation tools which often lack the required accuracy (observed errors go up to 350%). The results show that most of the errors of the presented power model lie within 20% of the physical measurements. This is an excellent result considering that in [2] it is shown that there is already a 20% variation in net capacitance due to the different routing solutions given by router for the same placement.
Internacional
Si
Nombre congreso
Tipo de participación
960
Lugar del congreso
Revisores
ISBN o ISSN
DOI
Fecha inicio congreso
Fecha fin congreso
Desde la página
Hasta la página
Título de las actas
Esta actividad pertenece a memorias de investigación
Participantes
  • Autor: Ruzica Jevtic . (UPM)
  • Autor: Carlos Carreras Vaquer (UPM)
  • Autor: Vukasin Pejovic . (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
  • Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
  • Departamento: Ingeniería Electrónica
S2i 2021 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNCIDE 2011 (OTR-2011-0236)
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)