Observatorio de I+D+i UPM

Memorias de investigación
Capítulo de libro:
Dynamic Reconfigurable NoC (DRNoC) Architecture: Application to Fast NoC Emulation
Año:2010
Áreas de investigación
  • Ingeniería eléctrica, electrónica y automática
Datos
Descripción
Internacional
Si
DOI
Edición del Libro
0
Editorial del Libro
IGI global
ISBN
9781615208074
Serie
Título del Libro
Dynamic Reconfigurable Network-on-Chip Design: Innovations for Computational Processing and Communication
Desde página
220
Hasta página
235
Esta actividad pertenece a memorias de investigación
Participantes
  • Autor: Eduardo de la Torre Arnanz (UPM)
  • Autor: Teresa Riesgo Alcaide (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
  • Creador: Grupo de Investigación: Electrónica Industrial
  • Departamento: Automática, Ingeniería Electrónica e Informática Industrial
  • Centro o Instituto I+D+i: Centro de Electrónica Industrial. CEI
S2i 2021 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNCIDE 2011 (OTR-2011-0236)
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)