Observatorio de I+D+i UPM
• ESPAÑOL
• ENGLISH
INVESTIGADORES
ESTRUCTURAS DE I+D+I
ACTIVIDAD INVESTIGADORA
INNOVACIÓN
Investigador
Miguel Chavarrias Lapastora
Categoría Investigador
L.D. PRF.CONTR.DOCT.
Escuela UPM
E.T.S. DE INGENIERÍA Y SIST. DE TELECOM.
Departamento:
INGENIERÍA TELEMÁTICA Y ELECTRÓNICA (N)
Centros/Institutos I+D+i
C.I. T.SOFTWARE Y S. MULTIMEDIA (CITSEM)
Area Conocimiento
TECNOLOGIA ELECTRONICA
Grupo de Investigación:
Grupo de Diseño Electrónico y Microelectrónico
Email (Directorio UPM)
miguel.chavarrias
upm.es
Teléfono (Directorio UPM)
910673317
Datos de Memorias relacionados
Proyectos de I+D+i y generación de recursos
4 Proyectos de I+D+i
1: (2017)
ACUERDO DE INVESTIGACIÓN Y DESARROLLO ENTRE HUAWEY Y UPM NUM. YBN2016080043
2: (2017)
CROSS-LAYER MODEL-BASED FRAMEWORK FOR MULTI-OBJECTIVE DESIGN OF RECONFIGURABLE SYSTEMS IN UNCERTAIN HYBRID ENVIRONMENTS
3: (2019)
ACUERDO DE INVESTIGACIÓN Y DESARROLLO ENTRE HUAWEY Y UPM NUM. YBN2016080043
4: (2019)
NEMESIS-3D-CM: CLASIFICACION INTRAOPERATORIA DE TUMORES CEREBRALES MEDIANTE MODELOS INMERSIVOS 3D EN LA COMUNIDAD DE MADRID (COORDINADOR)
Formación de Investigadores y Movilidad
1 Estancias y sabáticos recogidos en programas oficiales
1: (2012)
Estancia en l'Institut National des Sciences Apliquées de Rennes
1 Tesis Doctorales
1: (2017)
Aportaciones metodológicas para el diseño de descodificadores de vídeo de última generación sobre plataformas Multi-DSP
Difusión de Resultados de Investigación
11 Artículos en revistas
1: (2013)
A DSP-Based HEVC decoder implementation using an actor language dataflow model
2: (2013)
Complexity Analysis of an HEVC Decoder based on a Digital Signal Processor
3: (2013)
Complexity Analysis of an HEVC Decoder based on a Digital Signal Processor
4: (2015)
A Multicore DSP HEVC Decoder Using an Actor-based Dataflow Model and OpenMP
5: (2016)
Design of Multicore HEVC Decoders Using Actor-based Dataflow Models and OpenMP
6: (2018)
A High Performance FPGA-Based Architecture for the Future Video Coding Adaptive Multiple Core Transform
7: (2018)
Slack-Time Closed-Loop Control System for Multimedia Mobile Devices
8: (2019)
A 2-D Multiple Transform Processor for the Versatile Video Coding Standard
9: (2019)
Closed-Loop System to Guarantee Battery Lifetime for Mobile Video Applications
10: (2019)
On the implementation of HEVC decoders with high parallelization degree with OpenMP
11: (2019)
QoE-Aware Dual Control System to Guarantee Battery Lifetime for Mobile Video Applications
1 Cursos, seminarios y tutoriales
1: (2017)
Workshop Hardware Accelerator Research Program
3 Otras Publicaciones
1: (2019)
M47512 - Porting DERS 7.0 to Linux
2: (2019)
M47514 - DERS 7.0 Structure
3: (2019)
M47518 - Evaluation of candidate for DERS8.0
10 Ponencia en Congresos
1: (2012)
3D Videoconferencing System Using Spatial Scalability
2: (2012)
3D Videoconferencing System Using Spatial Scalability
3: (2014)
An automatic tool for the static distribution of actors in RVC CAL based multicore designs
4: (2015)
A Multicore DSP HEVC Decoder Using an Actor-based Dataflow Model
5: (2015)
A DSP Based HEVC Decoder Implementation using RVC-CAL and Native OpenHEVC code
6: (2016)
Design of Multicore HEVC Decoders Using Actor-based Dataflow Models and OpenMP
7: (2017)
Real-time HEVC decoding with OpenHEVC and OpenMP
8: (2019)
On the implementation of HEVC decoders with high parallelization degree with OpenMP
9: (2019)
Porting Adaptive Multiple Transforms of a Versatile Video Coding decoder using OpenMP
10: (2019)
Work-in-Progress: Porting new Versatile Video Coding transforms to a heterogeneous GPU-based technology
• TOMA DE DATOS DE MEMORIAS Y CV
• UPM.ES
S2i 2022 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)
