|
Abstract
|
|
|---|---|
| El comienzo de la estancia se dedicó a caracterizar un conjunto reducido de células estándar con el fin de analizar diferentes estilos de ?layout? y sus efectos a nivel de sistema. La tecnología utilizada fueron transistores FinFET de 14nm con reglas de diseño para metalización y rutado correspondientes al nodo de 10nm. Las células, combinacionales (inversor, nand y nor) y secuenciales (flip-flop) fueron caracterizadas según su consumo estático y dinámico, y temporización. A continuación se usaron para implementar una serie de circuitos para diferentes velocidades objetivo, obteniendo una serie de compromisos entre consumo, área y velocidad característicos del estilo de ?layout? que permitirán seleccionar el estilo con el que diseñar la biblioteca completa de células estándar. El valor del área total de los circuitos implementados se actualiza por un factor correspondiente al área extra necesaria para rutado, tomado del resultado de rutar uno de los circuitos (no pudiéndose aplicar a todos por motivos de tiempo). La razón para hacer esto es que ciertas células, aun siendo más pequeñas, son más difíciles de rutar, por lo que al final el área del circuito completo puede acabar siendo mayor. En segundo lugar se dedicó a modelar la variabilidad de los transistores. Debido a su reducido tamaño, los transistores presentan cada vez más variabilidad, para tecnologías comerciales esta variabilidad está representada por un modelo estadístico. Sin embargo para tecnologías futuras este modelo puede no estar desarrollado aún, estando solo accesible su valor nominal (sin variabilidad). Una solución en este caso suele ser la de los inyectores, que modifican una de las características del transistor, hasta ahora su tensión umbral, añadiendo un voltaje en serie en su puerta o la corriente drenador-surtidor, añadiendo una fuente de corriente en paralelo. Para nuevas tecnologías nuevas fuentes de variabilidad se están mostrando relevantes y necesitan ser modeladas en ausencia de un modelo estadístico, para ello se han propuesto dos nuevos inyectores, uno para modelar la pendiente sub-umbral del transistor y otro para modelar el DIBL (la variación de la tensión umbral dependiendo del voltaje drenador-surtidor). | |
|
International
|
Si |
|
Place
|
IMEC, Lovaina, bélgica |
|
Type
|
Miembros en el extranjero |
|
Start Date
|
01/01/2013 |
|
End Date
|
31/03/2013 |