|
Abstract
|
|
|---|---|
| El subproyecto de AMIGA 7 Procesado de Datos en Hardware investiga técnicas de optimización y síntesis de circuitos que implementan en hardware reconfigurable, tanto algoritmos de procesado de señal del CSP (Central Signal Processor), como algoritmos científicos del SDP (Science Data Processor) y los Centros Regionales del radio interferómetro SKA (Square Kilometre Array). AMIGA7 abarcará un período clave para SKA, tras el final de los diseños de los consorcios y el éxito de sus Critical Design Reviews, hasta el inicio de la construcción. En este período, los precursores de SKA tendrán un papel crucial como bancos de pruebas para los objetivos de ciencia de SKA y sus retos de Big Data. Los objetivos tecnológicos de AMIGA7 persiguen reunir la experiencia de equipos multidisciplinares para abordar los desafíos de SKA, dando soporte con ello a los objetivos de ciencia de AMIGA7 que están entre los priorizados para SKA1. El subproyecto se alinea con los objetivos de varias convocatorias de H2020, incluyendo ICT-01-2019 y ICT-11-2018-2019, así como con los del próximo FP9 (2021-2027) donde el Pilar II - Retos Globales y Competitividad Industrial incluye un Clúster Digital y de Industria con mención específica de los sectores de espacio e ICT. Los dispositivos reconfigurables están firmemente asentados en la arquitectura de los módulos del CSP de SKA, donde se utilizan profusamente. Los circuitos DSP suelen permitir el uso de formatos de coma fija que presentan mayores prestaciones y menor coste y consumo que sus equivalentes en coma flotante. Sin embargo, determinar los parámetros de dichos formatos sigue siendo una tarea larga y compleja. Así, el proyecto plantea la aplicación de técnicas de análisis de la sensibilidad de las señales según sus dependencias para optimizar métodos automáticos de cuantificación en los que el equipo investigador tiene amplia experiencia. La aplicación de estos métodos permitirá nuevos niveles de optimización de los módulos de CSP en su evolución de cara a la construcción de SKA. Por otra parte, el posible uso de aceleradores de alta eficiencia energética basados en FPGAs para el cálculo científico en los Centros Regionales de SKA resulta de gran interés para reducir su alto coste energético. En este contexto, el proyecto continúa el desarrollo del entorno Witelo para la síntesis y generación automática de VHDL para implementaciones de altas prestaciones en FPGA y soslayar así las limitaciones de las herramientas existentes. Witelo implementa arquitecturas para procesado en 'stream' abordando con detalle los múltiples aspectos que separan estas arquitecturas del modelo Von Neumann. Witelo ya implementa grandes bloques con alto paralelismo espacial y temporal, control distribuido basado en diseños elásticos insensibles a la latencia y operadores heterogéneos en coma flotante. El objetivo es completar el entorno para permitir el procesado iterativo en 'stream' de mallas de datos no estructurados, optimizando los accesos a las memorias externas e implementando operaciones locales de reducción. En un segundo frente, el proyecto evalúa la viabilidad y la eficiencia de diseños en FPGA de algoritmos científicos de SKA, en colaboración con el proyecto coordinador y responsable del prototipo de Science Regional Center (SCR) del IAA. En concreto, el objetivo prioritario son los algoritmos de inteligencia artificial usados en el análisis de las imágenes obtenidas con SKA dado su posible alto nivel de paralelismo. | |
|
International
|
No |
|
Project type
|
Proyectos y convenios en convocatorias públicas competitivas |
|
Company
|
M.E.Y C., Retos de la Sociedad Proyecto |
|
Entity Nationality
|
ESPAÑA |
|
Entity size
|
Desconocido |
|
Granting date
|
27/04/2019 |