Ponencias en congresos:
Temperature-aware writing architecture for multilevel memristive cells
Temperature-aware writing architecture for multilevel memristive cells
Año:2019
Áreas de investigación
-
Tecnología electrónica y de las comunicaciones
Datos
|
Descripción
|
|
|---|---|
|
Internacional
|
Si |
|
Nombre congreso
|
PATMOS 2019 |
|
Tipo de participación
|
960 |
|
Lugar del congreso
|
|
|
Revisores
|
Si |
|
ISBN o ISSN
|
978-1-7281-2103-1 |
|
DOI
|
10.1109/PATMOS.2019.8862049 |
|
Fecha inicio congreso
|
01/07/2019 |
|
Fecha fin congreso
|
03/07/2019 |
|
Desde la página
|
57 |
|
Hasta la página
|
62 |
|
Título de las actas
|
29th International Symposium on Power and Timing Modeling, Optimization and Simulation, PATMOS 2019, Rhodes, Greece, July 1-3, 2019. |
Participantes
- Autor: Amadeo de Gracia Herranz (UPM)
- Autor: M. Luisa Lopez Vallejo (UPM)
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
- Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
- Centro o Instituto I+D+i: Centro de I+d+i en Procesado de la Información y Telecomunicaciones
- Departamento: Ingeniería Electrónica
S2i 2023 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)