Ponencias en congresos:
Reduction of Register File Delay Due to Process Variability in VLIW Embedded Processors
Reduction of Register File Delay Due to Process Variability in VLIW Embedded Processors
Año:2007
Áreas de investigación
-
Industria electrónica
Datos
|
Descripción
|
|
|---|---|
| Process variation in future technologies can cause severe performance degradation since different parts of the shared Register File (RF) in VLIW processors may operate at various speeds. In this paper we present a complete approach that handles speed variability of the RF proposing different compiletime and run-time design alternatives. (Proceedings pp.121-124). | |
|
Internacional
|
Si |
|
Nombre congreso
|
IEEE International Symposium on Circuits and Systems, ISCAS'07 |
|
Tipo de participación
|
960 |
|
Lugar del congreso
|
New Orleans (USA) |
|
Revisores
|
Si |
|
ISBN o ISSN
|
1-4244-0921-7 |
|
DOI
|
|
|
Fecha inicio congreso
|
27/05/2007 |
|
Fecha fin congreso
|
30/05/2007 |
|
Desde la página
|
|
|
Hasta la página
|
|
|
Título de las actas
|
|
Participantes
- Autor: D. Atienza (Universidad Complutense de Madrid)
- Autor: G. De Micheli (IFPL - Lausanne (Suiza))
- Autor: Jose Luis Ayala Rodrigo (UPM)
- Autor: P. Raghavan (IMEC (Leuven - Bélgica))
- Autor: M. Luisa Lopez Vallejo (UPM)
- Autor: F. Catthoor (IMEC (Leuven - Bélgica))
Grupos de investigación, Departamentos, Centros e Institutos de I+D+i relacionados
- Creador: Grupo de Investigación: Laboratorio de Sistemas Integrados (LSI)
- Departamento: Ingeniería Electrónica
S2i 2023 Observatorio de investigación @ UPM con la colaboración del Consejo Social UPM
Cofinanciación del MINECO en el marco del Programa INNPACTO (IPT-020000-2010-22)