Descripción de la patente
Método y dispositivo de sincronización y ejecución paralela de instrucciones de traza sobre un procesador RISC segmentado. La invención consiste en un dispositivo cuya estructura interna, basada en un procesador segmentado, permite eliminar la sobrecarga de tiempo de ejecución que introduce la instrumentación de código empleada para medir el tiempo de ejecución en el peor caso. Para ello el dispositivo utiliza un código de instrucción específico para la instrumentación, que es interpretado como la habilitación de traza de la instrucción que le precede, y que permite identificar unívocamente el momento de ejecución de dicha instrucción. El dispositivo propuesto ejecuta en paralelo, y de forma sincronizada, cada instrucción de traza con la instrucción a trazar que le precede, y condiciona dicha ejecución a que se complete, sin que se vea afectada por burbujas, la ejecución de la instrucción a trazar.
Situación
Concedida
Número de solicitud
P201830266
Número de publicación
ES2697548
Fecha de presentación
20/03/2018
Fecha de publicación
24/01/2019
Fecha de concesión
15/07/2020
Extensiones Internacionales
PCT
Referencia de la solicitud: PCT/ES2019/070176
Título: Un método y un dispositivo de procesamiento en paralelo de instrucciones de programa e instrucciones de traza
